Т.И. ЧЕРНЫШОВА, Н.Г. ЧЕРНЫШОВ

КОНСТРУИРОВАНИЕ И ТЕХНОЛОГИЯ ПОЛУПРОВОДНИКОВЫХ ИНТЕГРАЛЬНЫХ МИКРОСХЕМ НА УНИПОЛЯРНЫХ ТРАНЗИСТОРАХ

\$

**

\$|\$|\$|\$|\$|\$|\$

ИЗДАТЕЛЬСТВО ТГТУ

Учебное издание

ЧЕРНЫШОВА Татьяна Ивановна ЧЕРНЫШОВ Николай Генрихович

КОНСТРУИРОВАНИЕ И ТЕХНОЛОГИЯ ПОЛУПРОВОДНИКОВЫХ ИНТЕГРАЛЬНЫХ МИКРОСХЕМ НА УНИПОЛЯРНЫХ ТРАНЗИСТОРАХ

Учебно-методическое пособие

Редактор З.Г. Чернова Компьютерное макетирование М.А. Филатовой

Подписано к печати 15.12.2005. Формат 60 × 84/16. Гарнитура Times. Бумага офсетная. Печать офсетная. Объем: 2,56 усл. печ. л.; 2,7 уч.-изд. л. Тираж 100 экз. С. 887^M

Издательско-полиграфический центр Тамбовского государственного технического университета 392000, Тамбов, Советская, 106, к. 14 Министерство образования и науки Российской Федерации

Государственное образовательное учреждение высшего профессионального образования "Тамбовский государственный технический университет"

Т.И. ЧЕРНЫШОВА, Н.Г. ЧЕРНЫШОВ

КОНСТРУИРОВАНИЕ И ТЕХНОЛОГИЯ ПОЛУПРОВОДНИКОВЫХ ИНТЕГРАЛЬНЫХ МИКРОСХЕМ НА УНИПОЛЯРНЫХ ТРАНЗИСТОРАХ

Рекомендовано УМО по образованию в области радиотехники, электроники, биомедицинской техники и автоматизации в качестве учебно-методического пособия по курсовому проектированию для студентов специальности 210200 дневного и заочного отделений



Тамбов ♦ Издательство ТГТУ ♦ 2005

УДК 621.3.011.75 ББК 381я73-1 Ч49

> Рецензент Доктор технических наук, профессор Д.А. Дмитриев

Чернышова Т.И., Чернышов Н.Г.

 Ч49 Конструирование и технология полупроводниковых интегральных микросхем на униполярных транзисторах: Учеб.-метод. пособие. Тамбов: Изд-во Тамб. гос. техн. ун-та, 2005. 44 с.

Приводится методика расчета, анализа характеристик и топологии интегральных микросхем на МДП-транзисторах.

Предназначено для студентов дневного и заочного отделений специальности 210201, изучающих "Интегральные устройства радиоэлектронных средств".

УДК 621.3.011.75 ББК 381я73-1

© Чернышова Т.И., Чернышов Н.Г.,

2005

© Тамбовский государственный технический университет (ТГТУ), 2005

введение

Основной задачей курсового проекта по дисциплине «Интегральные устройства радиоэлектронных средств» является приобретение навыков самостоятельного инженерного и конструкторского расчета интегральных микросхем (ИМС) на униполярных транзисторах.

При проектировании ИМС значительное внимание уделяется расчету, анализу и топологии МДПструктур. При расчете параметров МДП-транзисторов первоочередной задачей является проведение сравнительного анализа характеристик ИМС со схемами аналогичного назначения. Кроме того, необходимо учитывать новейшие достижения в области МДП-структур и современной элементной базы.

1 ЦЕЛЬ И ЗАДАЧИ КУРСОВОГО ПРОЕКТИРОВАНИЯ

Целью курсового проекта является:

– обобщение и закрепление знаний, полученных по дисциплине «Интегральные устройства радиоэлектронных средств»;

– расширение знаний студентов о процессах, происходящих в интегральных микросхемах, использующих МДП-транзисторы, и методах их анализа;

– развитие навыков практического применения теоретических знаний и принятия инженерных и конструкторских решений;

– освоение методики расчета МДП-ИМС с использованием современных средств вычислительной техники.

2 СОДЕРЖАНИЕ И ОБЪЕМ КУРСОВОГО ПРОЕКТА

Проект выполняется в соответствии с индивидуальным заданием, разработанным руководителем. Вариант задания определятся руководителем курсового проекта.

Курсовой проект включает пояснительную записку и графическую часть. Объем пояснительной записки 25 – 30 страниц. Пояснительная записка и графическая часть проекта оформляются согласно стандарту предприятия «Проекты (работы) дипломные и курсовые».

В соответствии с утвержденным заданием (прил. А) на курсовой проект пояснительная записка включает следующие основные разделы:

1) схема интегральная с использованием МДП-транзисторов;

2) расчет электрических параметров МДП-транзисторов;

3) расчет конструктивных параметров МДП-ИМС;

4) конструирование МДП-транзисторов;

5) конструирование топологии кристалла МДП-ИМС.

Графическая часть объекта выполняется на листах формата A3 (топология кристалла МДП-ИМС) и A4 (электрическая схема и слои печатной платы). Обозначение элементов на электрических схемах выполняется согласно ГОСТ-2.701-2.759–68(71).

3 МЕХАНИЗМ РАБОТЫ И КЛАССИФИКАЦИЯ МДП-ТРАНЗИСТОРОВ

МДП-транзисторы – одна из разновидностей полевых транзисторов, в которых используется эффект дрейфа основных носителей заряда под действием продольного электрического поля и модуляция этого тока поперечным электрическим полем.

МДП-транзисторы отличаются от биполярных транзисторов, поскольку механизм их работы основан на перемещении только основных носителей заряда. В связи с этим их называют униполярными. Эти транзисторы имеют ряд преимуществ перед биполярными:

- 1) размеры и площадь гораздо меньше;
- 2) малый уровень шумов;
- 3) устойчивость к перегрузкам по току;
- 4) высокое входное сопротивление;
- 5) малую мощность рассеяния;
- 6) высокую помехоустойчивость;

7) малую стоимость;

8) не нуждаются в создании изолирующих областей, что повышает степень интеграции, ряд недостатков:

- 1) меньшее быстродействие;
- 2) худшая воспроизводимость параметров;
- 3) низкая стабильность параметров во времени.

МДП-транзистор имеет четыре электрода, которые называют стоком, истоком, затвором и подложкой (рис. 1). Принцип действия МДП-транзистора основан на эффекте изменения электропроводности поверхностного слоя полупроводника между стоком и истоком под действием напряжения, приложенного к управляющему электроду (затвору), отделенному от поверхности полупроводника тонким слоем диэлектрика. Участок полупроводника с изменяющейся электропроводностью, в котором дрейфуют (движутся) основные носители заряда, называют каналом и изображают на чертежах в виде скрещенных линий. Затвор – металлическая или полупроводниковая область, используемая для создания модуляции дрейфового тока. Подложка является конструктивной основой МДП-транзистора.

Принцип действия МДП-транзистора основан на модуляции электропроводности поверхностного слоя полупроводника за счет изменения поперечного электрического поля между затвором и подложкой. Тип электропроводности обязательно совпадает с типом электропроводности областей стока и истока. Так как тип электропроводности истока, стока и канала противоположен типу электропроводности подложки, то сток. Исток и канал образуют с подложкой *p*–*n*-переход.

В зависимости от типа основных носителей тока в канале различают *n*-канальные и *p*-канальные МДП-транзисторы. По конструктивному исполнению различают транзисторы со встроенным каналом и с индуцированным каналом.



Рис. 1 МДП-транзисторы с индуцированным каналом *n*-типа: (*a* – упрощенная конструкция; *б* – условное обозначение) и с индуцированным каналом *p*-типа (*в* – упрощенная конструкция; *г* – условное обозначение)

Структура МДП-транзистора со встроенным каналом такова, что создание канала в тонком приповерхностном слое полупроводника предусматривается самой технологией производства. На чертежах канал в таких транзисторах обозначают сплошной линией.

Структура МДП-транзистора с индуцированным каналом отлична. При нулевом напряжении на затворе канал отсутствует. Если увеличить его (по модулю), то при некотором значении напряжения затвор-исток U_0 , называемом пороговым напряжением, на поверхности полупроводника будет индуцироваться инверсный слой, электропроводность которого совпадает с электропроводностью стока и истока. В результате области стока и истока оказываются соединенными тонким проводящим каналом между собой, и во внешней цепи возникает ток.

В связи с тем, что до последнего времени наибольшее применение в цифровых ИМС получили МДП-транзисторы с индуцированным каналом, дальнейшее изложение будет относиться к транзисторам этого типа.

Интегральные микросхемы, содержащие одновременно *p*-канальные и *n*-канальные транзисторы, называют комплементарными (КМДП-ИМС), которые отличаются высокой помехоустойчивостью, малой потребляемой мощностью, высоким быстродействием. Эти преимущества достигаются за счет более сложной технологии с меньшим выходом годных схем.

4 ТЕХНОЛОГИЧЕСКИЕ ПРОЦЕССЫ ПРОИЗВОДСТВА МДП-ИМС

В МДП-ИМС нет необходимости применять дополнительные области для изоляции элементов друг от друга, в связи с чем степень интеграции МДП-ИМС выше, чем степень интеграции ИМС на биполярных транзисторах, а технологические маршруты их изготовления содержат меньшее количество операций.

Наибольшее распространение получили следующие маршруты производства: технология МДП-ИМС на *p*-канальных транзисторах с алюминиевыми и кремниевыми затворами, технология МДП-ИМС на *n*-канальных транзисторах с кремниевыми затворами, технология КМДП-ИМС с алюминиевыми, молибденовыми или кремниевыми затворами.

На рис. 2 показана последовательность технологических операций при производстве *p*-канальных МДП-ИМС с алюминиевыми затворами, на рис. 3 – *n*-канальные МДП-ИМС с кремниевыми затворами, на рис. 4 – маршрут производства КМДП-ИМС с кремниевыми затворами.



Рис. 2 Последовательность технологических операций при производстве *р*-канальных МДП-ИМС с алюминиевыми затворами:

I – окисление кремниевой пластины *n*-типа; 2 – фотолитография для вскрытия окон под области стоков, истоков и диффузионных шин; 3 – локальная загонка примеси

p-типа в поверхностную область будущих стоков и истоков методом ионного легирования и второе окисление с одновременной разгонкой примеси;

4 – фотолитография для удаления окисла с подзатворных областей; 5 – формирование подзатворного диэлектрика окислением в сухом кислороде и дополнительная разгонка примеси в областях стоков и истоков; 6 – фотолитография для вскрытия окон под контакты к областям стока, истока и диффузионным

шинам; 7 – нанесение пленки алюминия и фотолитография для создания рисунка разводки; 8 – нанесение

пассивирующего слоя ФСС с последующим фотолитографическим вскрытием окон над контактными площадками и областями скрайбирования



Рис. 4 Последовательность технологических операций при производстве КМДП-ИМС с кремниевыми затворами:

I – окисление кремниевой пластины *p*-типа; *2* – фотолитография для вскрытия окон под диффузию примеси *p*-типа и формирования областей размещения *n*-канальных транзисторов; *3* – ионное внедрение бора во вскрытые области, окисление и

одновременная разгонка бора; 4 – фотолитография для вскрытия окон под области *n*-канальных транзисторов, диффузионных шин и охранных колец; 5 – формирование подзатворного окисла кремния; 6 – нанесение пленки поликристаллического кремния и фотолитография по поликристаллическому кремнию для формирования кремниевых затворов и шин; 7 – фотолитография для вскрытия окон под легирование областей стоков, истоков *p*-канальных транзисторов, *p*-шин и *p*охранных колец и проведение загонки бора ионным легированием, затем фотолитография для вскрытия окон под легирование областей стоков, истоков *n*-канальных транзисторов, *n*-шин и *n*-охранных колец и проведение загонки фосфора ионным легированием; 8 – окисление и одновременная разгонка примесей в ионно-легированных слоях;

9 – нанесение фосфоросиликатного стекла (межслойная изоляция); 10 – вскрытие окон под контакты методом фотолитографии; 11 – напыление алюминия и фотолитография для формирования металлических проводящих дорожек, перемычек на затворы и

контактных площадок

5 ОСНОВНЫЕ ПАРАМЕТРЫ МДП-СТРУКТУР И МДП-ТРАНЗИСТОРОВ

Для удобства проектирования МДП-ИМС целесообразно рассмотреть электрофизические параметры исходной полупроводниковой (кремниевой) подложки, а также конструктивные и электрические параметры МДП-транзисторов и связь их между собой.

К электрофизическим параметрам кремния, влияющим на характеристики МДП-структур, относятся: тип электропроводности n(p); концентрация примеси в пластине N_0 , см⁻³ или удельное объемное сопротивление ρ_v , Ом·см; подвижность носителей заряда канале μ_n или μ_p , см²/(B·c); концентрация поверхностных состояний $N_{\text{пов}}$, см⁻²; диэлектрическая проницаемость ε_{n} .

Основными конструктивными параметрами МДП-транзистора (рис. 5) являются: длина канала l_{κ} , мкм; ширина канала b_{κ} , мкм; толщина затворного диэлектрика h_{Λ} , мкм. Остальные конструктивные параметры (размеры затвора, областей стока и истока, толщина стока и истока) являются вспомогательными и определяются при проектировании по технологическим ограничениям на размеры МДП-структур (см. табл. 1).



Рис. 5 К определению конструктивных параметров МДП-транзистора

К основным электрическим параметрам и характеристикам МДП-транзисторов относятся: стоковая характеристика $I_c = f(U_c)$ при $u_3 = \text{const}$; стоко-затворная характеристика $I_c = f(U_3)$ при $u_c = \text{const}$; пороговое напряжение U_0 , В; крутизна S, А/В; удельная крутизна S_0 , А/В²; дифференциальное сопротивление канала R_{κ} , Ом; входное сопротивление $R_{\text{вх}}$, МОм; паразитные межэлектродные емкости $C_{3\pi}$, $C_{3\mu}$, C_{3c} , $C_{c\mu}$, $C_{\mu\pi}$, $C_{c\pi}$, $\Pi\Phi$; постоянная времени канала τ_{κ} , нс.

Рассмотрим параметры U_0 , S, S_0 , R_{κ} на основе анализа стоковых и стоко-затворных характеристик МДП-транзистора без учета токов утечки в схеме включения с общим истоком (рис. 6, *a*), как наиболее распространенной в цифровых ИМС.



Рис. 6 Схемы включения (*a*), стоковые (б) и стоко-затворные (в) статические характеристики *n*и *p*-канальных МДП- транзисторов

Семейство стоковых характеристик *n*- и *p*-канальных МДП-транзисторов приведено на рис. 6, δ . Условно их можно разделить на два участка: крутой и пологий, где наблюдается насыщение стокового тока I_c при достаточно большом стоковом напряжении U_0 . Границу насыщения характеризуют напряжением насыщения

$$U_{\rm cH} = U_3 - U_0, \qquad .(1)$$

знаки при U_3 и U_0 соответствуют типу электропроводности индуцированного канала.

Семейство стоко-затворных характеристик приведено на рис. 6, *в*. Начало всех характеристик соответствует пороговому напряжению U_0 . При стоковых напряжениях, соответствующих режиму насыщения ($U_c \ge U_{ch}$), характеристики практически сливаются.

Аналитически выражение стоковой характеристики имеет вид:

$$I_{\rm c} = \frac{\mu C_{30} b_k}{2 l_k} \Big[2 U_{\rm c} \big(U_3 - U_0 \big) - U_{\rm c}^2 \Big] \, \operatorname{при} \, U_{\rm c} \le U_3 - U_0 \, ; \tag{2}$$

$$I_{\rm c} = \frac{\mu C_{30} b_k}{2l_k} (U_3 - U_0)^2 \text{ при } U_{\rm c} > U_3 - U_0, \qquad (3)$$

где С₃₀ – удельная емкость затвора относительно канала, определяемая по формуле

$$C_{30} = \varepsilon_0 \varepsilon_{\pi} / h_{\pi} , \qquad (4)$$

где ε_{d} – диэлектрическая проницаемость подзатворного диэлектрика.

1 Технологические ограничения на размеры МДП-структур

н	Наименование элемента топологии,	Вид технологии		
Чертеж топологии	наименование и обозначение размера	<i>р</i> -МДП	<i>п</i> -МДП	КМДП
<i>р</i> -канальный МДП-транзистор с алюминиевым затвором	Толщина подзатворного диэлектри- ка (SiO ₂) $h_{\rm d}$, мкм	0,070,1	0,070,1	≥0,1
	Толщина толстого диэлектрика $(SiO_2) h_{TA}$, мкм	1,0	1,0	1,0
	Толщина металлизации (алюминия) <i>h</i> _м , мкм	1,2	1,2	1,2
	Толщина кремниевого затвора h _{п.к.з} , мкм	_	0,5	0,5
	Толщина межслойной изоляции $(\Phi CC) h_{M,H}$, мкм	—	1,0	1,0
	Толщина пассивирующего слоя <i>h</i> _{пс} , мкм	1,0	1,0	1,0
	Толщина стоков, истоков, диффузи- онных проводников h_j , мкм	1,5	1,0	1,0 (<i>n</i> +) 1,5 (<i>p</i> +)
	Толщина <i>р</i> -областей для формиро- вания <i>n</i> -канальных транзисторов КМДП-ИМС <i>h_i</i> , мкм	_	_	6,07,0
	Минимальная длина алюминиевого (кремниевого) затвора <i>l</i> ₃ , мкм	12	5	5

<i>п</i> -канальный МДП-транзистор с кремниевым затвором	Перекрытие областей стока (истока) алюминиевым (кремниевым) затво-	2,0	0,8	1,0
	ром <i>I</i> , мкм			
	Минимальное расстояние от края контактного окна до края стока (истока), диффузионного проводника кремниевого затвора <i>а</i> , мкм	4,0	2,0	2,0
	Минимальный размер контактного окна к стоку (истоку), диффузион- ному проводнику, кремниевому за- твору <i>с</i> × <i>c</i> , мкм	6×6	5×5	5×5
	Минимальное расстояние от затвора до края контактного окна к истоку (стоку) <i>d</i> , мкм	10,0	4,0	4,0
	Перекрытие области канала затво- ром на его конце <i>е</i> , мкм	3,0	2,0	До ох- ранного кольца (Al) 2,0 (Si) 5,0
	Минимальное расстояние между со- седними стоковыми (истоковыми) областями и диффузионными про- водниками <i>f</i> , мкм	10,0	5,0	5,0

Продолжение табл. 1

	Наименование элемента топологии,	Вид технологии		
Чертеж топологии	наименование и обозначение размера	<i>р</i> -МДП	<i>п</i> -МДП	КМДП
	Минимальная ширина диффузион- ного проводника и охранного коль- ца <i>g</i> , мкм	8,0	5,0	5,0
	Минимальное расстояние между кремниевыми затворами <i>k</i> , мкм	_	4,0	4,0
Диффузионные проводники ∽₊∽	Минимальное расстояние между алюминиевыми затворами и между проводниками металлизации <i>s</i> , мкм	8,0	5,0	5,0
	Минимальная ширина проводников металлизации <i>j</i> , мкм	8,0	5,0	5,0
Голикремниевые проводники	Перекрытие проводником металли- зации контактного окна ко всем об- ластям <i>t</i> , мкм	3,0	2,0	2,0
	Расстояние от края кристалла до контактной площадки <i>u</i> , мкм	≥50	≥50	≥50
Проводники металлизации	Минимальный размер контактной площадки для ручной (числитель) и автоматизированной (знаменатель) термокомпрессионной сварки υ×υ, мкм	50×50 / 150×150	50×50 / 150×150	50×50 / 150×150
	Минимальное расстояние между контактными площадками для руч- ной (числитель) и автоматизирован- ной (знаменатель) термокомпресси- онной сварки ω , мкм	70 / 50	70 / 50	70 / 50

Расстояние между контактными			
площадками и другими элементами	20	20	20
схемы х, мкм			

Усилительные свойства МДП-транзистора характеризуются крутизной стоковой характеристики

$$S = \frac{\partial I_{\rm c}}{\partial U_3}\Big|_{U_{\rm c} = {\rm const}}$$

Продифференцировав выражения, получим значения крутизны для крутого и пологого участков стоковой характеристики соответственно:

$$S = \frac{\mu C_{30} b_k}{l_k} U_c = S_0 U_c \quad \text{при } U_c \le U_3 - U_0; \qquad (5)$$

$$S = \frac{\mu C_{30} b_k}{2l_k} (U_3 - U_0) = S_0 (U_3 - U_0) \text{ при } U_c > U_3 - U_0, \qquad (6)$$

где *S*₀ – удельная крутизна.

Из выражений (5), (6) видно, что крутизна МДП-транзистора линейно зависит от напряжения на электродах и не является однозначным параметром. Для ее определения необходимо обязательно оговорить режим работы, т.е. напряжения. Поэтому для характеристики параметров МДП-транзистора целесообразнее ввести удельную крутизну, которая выражается через электрофизические и конструктивные параметры МДП-структуры

$$S_0 = \mu C_{30} b_k / l_k \,. \tag{7}$$

Аналогично, дифференцируя выражение (2), можно определить сопротивление канала для крутого участка характеристики:

$$R_{k} = \frac{1}{\partial I_{c} / \partial U_{c}} = \frac{1}{S_{0} (U_{3} - U_{c} - U_{0})} \operatorname{\PiPM} U_{c} \le U_{3} - U_{0}.$$
(8)

Для определения сопротивления канала в пологой области стоковой характеристики существует эмпирическая формула

$$R_k = \frac{1}{S_0' (U_3 - U_0)^n},$$
(9)

где S'_0 – удельная крутизна, вычисляемая опытным путем; n = 1...2 – коэффициент, зависящий от технологии изготовления.

Пороговое напряжение связано с электрофизическими параметрами МДП-структуры соотношениями:

$$U_{0} = -\left(\left|\phi_{\text{MII}}\right| + \frac{Q_{SS}}{C_{30}} + \frac{Q_{\mu}}{C_{30}} + 2\phi_{\phi_{i}}\right)$$
для *р*-канального транзистора; (10)

$$U_0 = -\left|\phi_{\rm MII}\right| - \frac{Q_{SS}}{C_{30}} + \frac{Q_u}{C_{30}} + 2\phi_{\phi_i} \quad для \ n$$
-канального транзистора. (11)

Здесь $\varphi_{\text{мп}}$ – разность потенциалов, определяемая разницей в работах выхода полупроводника и материала затвора, в частности, металла (в случае алюминиевого затвора эту величину определяют по графику рис. 7 по известной концентрации примесей в полупроводниковой пластине N_0 и типу ее электропроводимости); Q_{SS} , $Q_{\text{п}}$ – соответственно, плотности заряда поверхностных состояний на границе полупроводника и диэлектрика и пространственного заряда в полупроводнике.

Плотности зарядов определяют по выражениям:

$$Q_{SS} = q N_{\text{пов}}; \tag{12}$$

$$Q_{\mu} = \sqrt{2\varepsilon_0 \varepsilon_n q N_0 \varphi_{\Phi_i}} , \qquad (13)$$

где *q* – заряд электрона; $\phi_{\Phi i}$ – потенциал, зависящий от уровня Ферми в полупроводнике относительно середины запрещенной зоны:

$$\varphi_{\Phi_i} = \varphi_{\mathrm{T}} \ln (N_0 / n_i), \qquad (14)$$

где $\varphi_{\rm T}$ – температурный потенциал (~0,026 В); n_i – собственная концентрация носителей в полупроводнике, равная для кремния 2·10¹⁰ см⁻³.

Из сравнения формул (10) и (11) видно, что пороговое напряжения *n*-канального транзистора ниже, так как два последних слагаемых меняют знаки на обратные. Существенным резервом снижения поро-

говых напряжений является уменьшение разности потенциалов $\phi_{M\Pi}$ за счет подбора материала затвора и уменьшения плотности поверхностных состояний $N_{\Pi OB}$, которая зависит от качества поверхности и ее ориентации относительно плоскостей кристаллической решетки.



Рис. 7 Зависимость разности потенциалов ϕ_{MR} для системы Al-Si от концентрации примеси в кремнии

Для определения паразитных емкостей и входного сопротивления необходимо снова обратиться к конструкции МДП-транзистора, представленной на рис. 5. Как видно из рисунка, входное сопротивление $R_{\text{вх}}$ равно сопротивлению утечки конденсатора затвор-сток (исток) или затвор-подложка и достигает десятков-сотен МОм.

Паразитные межэлектродные емкости МДП-транзистора зависят от геометрических размеров стока, истока, затвора и определяются (при симметричном расположении стока и истока) по формулам:

- емкость затвор-сток (исток):

емкость затвор-подложка:

$$C_{3W} = C_{3c} = C_{30}b_k(l_3 - l_k)/2; \qquad (15)$$

$$C_{3\Pi} = C_{30} b_k l_k; (16)$$

- емкость сток (исток)-подложка:
- емкость сток-исток:

$$C_{\rm cu} = C_{\rm cn} C_{\rm un} / (C_{\rm cn} + C_{\rm un}) = C_{\rm cu} / 2; \qquad (18)$$

 $C_{\rm crr} = C_{\rm wrr} = C_{i0} [b_k l_c + 2(b_k + l_c)h_i];$

в схеме с общим истоком (рис. 6, *a*):

 $C_{\rm cm} \approx C_{\rm cn} \,. \tag{19}$

(17)

Удельную емкость обратно смещенного перехода сток-подложка *C*_{*j*0} определяют по эмпирической формуле

$$C_{j0} = \sqrt{\frac{2q\varepsilon_{\lambda}\varepsilon_{0}N_{0}}{U_{\mu\nu\phi} + U_{c\,\min}}},$$
(20)

где $U_{\text{диф}}$ – диффузионный потенциал перехода сток-подложка (~0,7 В); $U_{\text{с min}}$ – минимальное напряжение стока.

При проектировании цифровых МДП-ИМС удобнее оперировать входной и выходной емкостями МДП-транзистора, которые легко выразить через межэлектродные емкости для схемы с общим исто-ком:

$$C_{\rm BX} = C_{\rm 3II} + C_{\rm 3II}; \tag{21}$$

$$C_{\rm Bbix} = C_{\rm 3II} \,. \tag{22}$$

Быстродействие МДП-транзисторов ограничивается временем релаксации заряда в активной области транзистора, которое характеризуют постоянной времени канала τ_{κ} :

$$\tau_{\kappa} = C_{3\Pi} R_k$$

Подставляя сюда значения из выражений (8), (7), (16), получим

$$\tau_{\kappa} = \frac{l_k^2}{\mu (U_3 - U_0 - U_c)} \text{ при } U_c \le U_3 - U_0.$$
(23)

Постоянная времени канала, равная $10^{-9}...10^{-10}$ с, много меньше постоянных времени внешних цепей транзистора, которыми и определяются частотные характеристики МДП-ИМС.

Рассмотренные параметры МДП-транзистора отражены в эквивалентной схеме рис. 8, *a*, где через $R_{\rm ип}$ и $R_{\rm сп}$ обозначены сопротивления закрытых *p*-*n*-переходов исток-подложка и сток-подложка. Для аналитических расчетов в статическом режиме можно использовать упрощенную схему (рис. 8, δ), полученную путем объединения выводов истока и подложки в пренебрежении инерционностью канала.



Рис. 8 Эквивалентные схемы МДП-транзисторов: *а* – полная; *б* – упрощенная (для аналитических расчетов)

6 РЕЖИМЫ РАБОТЫ И СВЯЗЬ МЕЖДУ КОНСТРУКТИВНЫМИ И ЭЛЕКТРИЧЕСКИМИ ПАРАМЕТРАМИ МДП-ТРАНЗИСТОРОВ В ЦИФРОВЫХ ИМС

Цифровые МДП-ИМС предназначены для выполнения определенных логических функций. Базовой логической схемой для построения ИМС является инвертор, выполняющий логическую функцию инвертирования входного сигнала (операцию HE).

Для установления связи между конструктивными и электрическими параметрами МДПтранзисторов цифровых ИМС малой и средней степени интеграции достаточно рассмотреть статический и динамический режимы работы трех наиболее распространенных инверторов, которые отличаются схемой включения нагрузочного транзистора. Схемы, где нагрузочный транзистор выполняет функцию резистора, относят к инверторам с пассивной нагрузкой, а схемы, где он выполняет функцию активного элемента, – к инверторам с активной нагрузкой.

6.1 СТАТИЧЕСКИЙ РЕЖИМ РАБОТЫ ИНВЕРТОРА С ПАССИВНОЙ НАГРУЗКОЙ

Простейшей инвертирующей схемой на МДП-транзисторе является инвертор с пассивной нагрузкой (рис. 9). В нем в качестве нагрузки используется МДП-транзистор T₁ (в дальнейшем просто нагрузочный транзистор) с каналом такого же типа, что и ключевой транзистор T₂.



$1 - U_{\text{и.п}}; 2 - U_3 = U_{\text{и.п}} + U_0; 3 - U_{\text{и.п}} + U_0; 3 - U_{\text{и.п}}; 3 - U_{\text{и.n}}; 3 - U_{\text{u.n}}; 3 - U_{u$
$U_{3} > U_{{\scriptscriptstyle \rm H}.{\scriptscriptstyle \rm II}} + U_{0}$

Рассмотрим вначале более простой случай, когда нагрузочный транзистор T_1 включен как нелинейный двухполюсник (затвор объединен со стоком). Вольт-амперной характеристикой такого двухполюсника является геометрическое место точек, в которых выполняется условие $U_c = U_3$. Она представляет собой параболу, целиком лежащую в пологой области стоковых характеристик (кривая 1 на рис. 10) и описываемую выражением

$$I_{\rm c} = S_0 / 2 (U_3 - U_0)^2 \, .$$

Основной статической характеристикой инвертора является его передаточная характеристика $U_{\text{вых}} = f(U_{\text{вх}})$, по которой легко рассчитать остальные статические характеристики схемы: амплитуду логического перепада ($U_{\text{вых max}} - U_{\text{вых min}}$), потребляемую мощность, статическую помехоустойчивость.



Рис. 11 Передаточная характеристика инвертора с нелинейной нагрузкой

Рассмотрим передаточную характеристику инвертора (рис. 11). При этом будем считать пороговые напряжения ключевого T_2 и нагрузочного T_1 транзисторов одинаковыми: $U_{01} = U_{02} = U_0$, что характерно для схем в интегральном исполнении. Влияние подложки полагаем пренебрежимо малым, что хорошо выполняется для низколегированной подложки с концентрацией примеси не более 10^{15} см⁻³. в общем случае на передаточной характеристике можно выделить три участка. На участке *AB* ключевой транзистор закрыт, а напряжение на выходе инвертора

$$U_{\rm Bbix} = U_{\rm H,\Pi} - U_{01} = U_{\rm H,\Pi} - U_0 \,. \tag{24}$$

Участок *BC* является переходным, где оба транзистора открыты и работают в пологой области токовых характеристик. На участке *CD* рабочая точка ключевого транзистора переходит в область стоковых характеристик с большой крутизной.

Закон изменения выходного напряжения для участка *CD* можно получить из условия равенства токов транзисторов T₁ и T₂:

$$S_{01}(U_{\rm и. \pi} - U_{\rm bbix} - U_{0})^{2} = S_{02} \Big[2U_{\rm bbix} (U_{\rm bx} - U_{0}) - U_{\rm bbix}^{2} \Big].$$

Отсюда

$$U_{\rm Bbix} = \frac{U_{\mu,\Pi} + mU_{\rm Bx} - (m+1)U_0 - \sqrt{\left[U_{\mu,\Pi} + mU_{\rm Bx} - (m+1)U_0\right]^2 - (m+1)\left(U_{\mu,\Pi} - U_0\right)^2}}{m+1},$$
(25)

где $m = S_{02}/S_{01}$ – отношение значений удельной крутизны транзисторов инвертора.

Обычно статический режим инвертора рассчитывают так, чтобы при заданных значениях

$$U_{\rm BX1} \le U_{\rm BX}^0 \, \text{M} \, U_{\rm BX2} \ge U_{\rm BX}^1$$
 (26)

получились выходные напряжения, удовлетворяющие неравенствам:

$$U_{\rm BbIX1} \ge U_{\rm BbIX}^1$$
; $U_{\rm BbIX2} \le U_{\rm BbIX}^0$. (27)

Подставляя вторые неравенства (26), (27) в (25), получим выражение для расчета отношения значений удельной крутизны ключевого и нагрузочного транзисторов, при котором выполняется заданный статический режим:

$$m \ge \frac{\left(U_{\text{и.п}} - U_0 - U_{\text{вых}}^0\right)^2}{2U_{\text{выx}}^0 \left(U_{\text{вх}}^1 - U_0\right) - \left(U_{\text{выx}}^0\right)^2}.$$
(28)

Если концентрация примесей в подложке больше 10^{15} см⁻³, то необходимо учитывать влияние подложки. Из схемы рис. 9 видно, что между истоком и подложкой нагрузочного транзистора T_1 имеется разность потенциалов, которая изменяет пороговое напряжение транзистора U_{01} , а следовательно, и вы-

ходное напряжение, определяемое выражениями (24), (25). Тогда выходное напряжение инвертора с учетом влияния подложки и первого неравенства можно рассчитать по формуле

$$U'_{\text{Bbix}} \le U_{\text{Bbix}} - K_{\Pi} U_{\text{Bbix}} = U_{\text{Bbix}} \left(1 - K_{\Pi} \right), \tag{29}$$

где $U_{\text{вых}}$ – напряжение без учета влияния подложки; $K_{\text{п}} = \frac{\xi}{\sqrt{U_{\text{и.п}} - U_0 - \xi \sqrt{U_{\text{и.п}} - U_0}}}$ – коэффициент влия-

ния подложки; $\xi = \sqrt{2\epsilon_0 \epsilon_{\pi} q N_0 / C_{30}}$ – постоянная величина для данного транзистора.

Влияние потенциала подложки на характеристики МДП-транзистора заключается в том, что его изменение модулирует толщину области объемного заряда и, следовательно, канала, изменяя ток стока I_c . Таким образом, подложка является как бы вторым затвором в МДП-транзисторе.

6.2 СТАТИЧЕСКИЙ РЕЖИМ РАБОТЫ ИНВЕРТОРА С ПАССИВНОЙ НАГРУЗКОЙ И ДВУМЯ ИСТОЧНИКАМИ ПИТАНИЯ

Для повышения быстродействия на затвор транзистора часто подают напряжение от отдельного источника питания $U_{u.n.2} > U_{u.n.1}+U_0$ (рис. 12). При этом нагрузочная характеристика перемещается в область малых напряжений U_{c1} и становится более крутой (кривые 2, 3 на рис. 10). Статическая характеристика нагрузочного транзистора в этом случае описывается уравнением

$$I_{\rm c1} = \frac{S_{01}}{2} \left[\left(U_{\rm u, \pi 2} - U_{\rm bbix} - U_0 \right)^2 - \left(U_{\rm u, \pi 2} - U_{\rm u, \pi 1} - U_0 \right)^2 \right].$$
(30)

С повышением напряжения $U_{и.n2}$ нелинейность этой характеристики уменьшается, и быстродействие схемы в пределе стремится к быстродействию инвертора с линейной нагрузкой (резистором).

Передаточная характеристика инвертора имеет три участка (рис. 13), причем на каждом участке на-



грузочный транзистор открыт, так как

Рис. 12 Схема инвертора с	Рис. 13 Передаточная ха-		
пассивной нагрузкой и двумя	рактеристика инвертора при		
источниками	$U_{\text{и.п.2}} > U_{\text{и.п.1}} + U_{01}$		
питания			

 $U_{\mu,n2} > U_{\mu,n1} + U_0$. На участке AB ключевой транзистор T₂ закрыт и выходное напряжение $U_{\text{вых}} = U_{\mu,n1}$. На участке *BC* ключевой транзистор работает в пологой области, а на участке *CD* – в крутой области стоковой характеристики. Приравнивая токи транзисторов T₁ и T₂ для участка *CD*, получим

$$S_{01} \Big[(U_{\mu,\pi^2} - U_{\mu,\pi^2} - U_0)^2 - (U_{\mu,\pi^2} - U_{\mu,\pi^1} - U_0)^2 \Big] = S_{02} \Big[2U_{\mu,\pi^2} - U_0 - U_{\mu,\pi^2}^2 \Big].$$
(31)

Отсюда

$$U_{\text{Bbix}} = \frac{m(U_{\text{Bx}} - U_0) + (U_{\text{H,H2}} - U_0) - m}{m+1} \rightarrow \frac{\sqrt{[m(U_{\text{Bx}} - U_0) + (U_{\text{H,H2}} - U_0)]^2 - (m+1)[(U_{\text{H,H2}} - U_0)^2 - (U_{\text{H,H2}} - U_0 - U_{\text{H,H2}})^2]}{m+1}.$$

В формулах (30), (31) при необходимости можно учесть влияние подложки путем уменьшения напряжения $U_{и.п.2}$ на величину $K_n U_{вых}$, эквивалентную повышению порогового напряжения нагрузочного транзистора T₁. Для упрощения расчетов можно подставить в (31) вместо $U_{и.п.2}$ значение $U_{и.п.2} - (K_n U_{и.п.1})/2$, достаточное для середины диапазона изменения выходного напряжения.

Обычно статический режим инвертора с двумя источниками питания рассчитывают аналогично схеме с одним источником (см. рис. 13). Подставляя вторые неравенства, получим выражение для расчета отношения значений удельной крутизны ключевого и нагрузочного транзистора, при котором выполняется заданный статический режим:

$$m \ge \frac{\left(U_{\text{и.п2}} - U_{\text{вых}}^0 - U_0\right)^2 \left(U_{\text{и.п2}} - U_{\text{и.п1}} - U_0\right)^2}{2U_{\text{вых}}^0 \left(U_{\text{вх}}^1 - U_0\right) - \left(U_{\text{выx}}^0\right)^2}.$$
(32)

6.3 СТАТИЧЕСКИЙ РЕЖИМ РАБОТЫ ИНВЕРТОРА С АКТИВНОЙ НАГРУЗКОЙ

Такая схема инвертора широко распространена в КМДП-ИМС, где одновременно используются *n*- и *p*-канальные МДП-транзисторы. Преимуществами подобных инверторов являются отсутствие потребления мощности от источника питания в статическом режиме и лучшая форма передаточной характеристики.

Схема инвертора и его стоковые характеристики приведены на рис. 14. Как видно, затворы нагрузочного *p*-канального транзистора T_1 и ключевого *n*-канального транзистора T_2 соединены вместе, а исток каждого транзистора объединен с подложкой. Выходом инвертора являются объединенные стоки. При таком включении ключевой и нагрузочный транзисторы работают в противофазе, т.е. запирание одного связано с отпиранием другого и наоборот, что улучшает быстродействие. Противофазный режим можно объяснить тем, что в схеме всегда выполняется условие $U_{3и1}+U_{3и2} = U_{и.п}$, так что уменьшение напряжения U_{3u} одного из транзисторов приводит к увеличению напряжения U_{3u} другого.



Рис. 14 Инвертор с активной нагрузкой:

а – электрическая схема; *б* – стоковые характеристики в открытом (А) и закрытом (Б) состояниях; *в* – передаточная характеристика

Рассмотрим передаточную характеристику инвертора (рис. 14). Параметры транзисторов будем считать одинаковыми, а токи утечки – пренебрежимо малыми. Пусть напряжение питания связано с пороговыми напряжениями транзисторов неравенством

$$U_{\mu,\Pi} > |U_{01}| + U_{02} . \tag{33}$$

Тогда при $0 < U_{BX} < U_{02}$ транзистор T₂ закрыт, транзистор T₁ открыт и выходное напряжение $U_{Bbix} = U_{\mu,\Pi}$. При увеличении U_{BX} от U_{02} до $U_{\mu,\Pi} - U_{01}$ происходят плавное запирание транзистора T₁, отпирание T₂ и уменьшение напряжения U_{Bbix} . При $U_{BX} = U_{\mu,\Pi} - U_{01}$ транзистор T₁ окончательно запирается и Выходное напряжение становится равным нулю.

Отметим, что инвертор может работать и при $U_{u,n} < U_{01} - U_{02}$, однако этот режим приводит к увеличению времени переключения, так как в течение части его оба транзистора будут закрыты. Но, с другой стороны, он дает экономию в потребляемой мощности.

Обычно статический режим инвертора рассчитывают так, чтобы при условиях (26) выполнялись неравенства (27). В силу специфики работы инвертора с активной нагрузкой для этого достаточно проверить неравенство (33).

6.4 СТАТИЧЕСКАЯ ПОМЕХОУСТОЙЧИВОСТЬ ИНВЕРТОРА

Статическая помехоустойчивость $U_{\text{пом}}$ характеризуется максимальным напряжением статической помехи, действующей на выходе или входах инвертора, но не нарушающей его нормального функционирования. Помехоустойчивость определяют из соотношения

$$U_{\text{пом}} = \min\left\{\frac{U_{\text{пом}}^+}{U_{\text{пом}}^-},\right.$$
(34)

где $U_{\text{пом}}^+$ и $U_{\text{пом}}^-$ – допустимые значения положительной и отрицательной статических помех.

Значения статических помех можно определить по передаточной характеристике рис. 14 или по формулам:

$$U_{\text{пом}}^{+} = U_{02} - U_{\text{BX}}^{0}; \qquad (35)$$

$$U_{\rm HOM}^{-} = U_{\rm BX}^{1} - U_{0} \,. \tag{36}$$

При расчете статического режима инвертора для обеспечения заданной помехоустойчивости в рабочем диапазоне температур ИМС пороговые напряжения ключевого и нагрузочного транзисторов необходимо определять (при $U_{01} = U_{02} = U_0$) по выражению

$$U_{\text{пом}} = \begin{cases} (U_0 - TKU_0 \Delta T_1) - U_{\text{BX}}^0; \\ U_{\text{RX}}^1 - (U_0 + TKU_0 \Delta T_2), \end{cases}$$
(37)

где ТК U_0 – температурный коэффициент пороговых напряжений (~4 мВ/°С); $\Delta T_1 = T_{max} - T_{комн}$; $\Delta T2 = T_{комн} - T_{max}$; $T_{комн} = +20$ °C.

6.5 ДИНАМИЧЕСКИЙ РЕЖИМ РАБОТЫ ИНВЕРТОРОВ

Анализ динамического режима работы рассмотренных схем инверторов проведен при следующих

условиях:

- а) входное напряжение меняется скачкообразно от $U_{\rm BX \ min}$ до $U_{\rm BX \ max}$;
- б) нагрузка имеет чисто емкостной характер и равна

$$C'_{\rm H} = C_{\rm H} + C_{\rm BMX} \approx C_{\rm H} ,$$

где С_{вых} – выходная емкость инвертора.

Схема включения источника входного напряжения и конденсатора нагрузки для оценки быстродействия инвертора с нелинейной нагрузкой приведена на рис. 15, *a*, а соответствующие ей временные диаграммы – на рис. 15, *б*. Обычно быстродействие инвертора оценивают временами включения $t_{вкп}$, выключения $t_{выкл}$ и задержки распространения сигнала $t_{зад}$, уровни отсчета которых указаны на рис. 15, *б*. Очевидно, быстродействие инвертора будет определяться временем перезаряда конденсатора $C_{\rm H}$, которое в свою очередь, определяется средним значением емкостного тока $i_{\rm c}$.



Рис. 15 Схема включения (*a*) и временны диаграммы работы инвертора (*б*) в динамическом режиме



Рис. 16 К определению быстродействия инвертора

При скачкообразном входном сигнале рабочая точка инвертора перемещается по траекториям, отмеченным на рис. 16 цифрами 1-2-3 – при выключении (соответствует запиранию транзистора T₂) и 3-4-1 – при включении (соответствует отпиранию транзистора T₂). В этом случае быстродействие инвертора можно оценить по площади, расположенной под нагрузочной статической характеристикой при выключении, и по площади между нагрузочной и стоковой характеристиками ключевого транзистора при включении. Действительно, как видно из рис. 16, эти площади пропорциональны средним значе ниям токов заряда и разряда конденсатора нагрузки: $i_{M3ap} = i_H$, $i_{Cpa3p} = i_C - i_H$. Чем больше площади, тем больше средние значения емкостных токов и тем быстрее протекают переходные процессы. Так как площадь, соответствующая разряду конденсатора нагрузки, на рис. 17 больше площади, соответствующей его заряду, то время включения всегда меньше времени выключения. Поэтому ограничимся расчетом большего времени $t_{вкл}$.



Рис. 17 Сложные схемы инверторов с пассивной нагрузкой: *а* – элемент ИЛИ-НЕ; *б* – элемент И-НЕ

Расчет времени выключения легко провести при скачкообразном входном сигнале, составив дифференциальное уравнение заряда конденсатора нагрузки $C_{\rm H}$ током i(t) нагрузочного транзистора:

$$C_{\rm H} \frac{dU_C(t)}{dt} = i(t).$$
(38)

Для решения уравнения (38) в его правую часть нужно подставить в случае инвертора с пассивной нагрузкой уравнение тока (3), в случае инвертора с пассивной нагрузкой и двумя источниками питания – уравнение тока (2), а в случае инвертора с активной нагрузкой – оба уравнения тока (2) и (3).

Далее приведены решения уравнения (38) для различных типов инверторов в виде выражений для времен выключения. Сюда включены выражения для сложных схем инверторов с пассивной (рис 17, *a*, *б*), активной нагрузками (рис. 18, *a*, *б*). Эти схемы имеют расширенные функциональные возможности, выполняя логические функции ИЛИ-НЕ и И-НЕ, и отличаются от простых инверторов параллельным или последовательным включением нескольких ключевых и нагрузочных МДП-транзисторов.



Рис. 18 Сложные схемы инверторов с активной нагрузкой:

Для инвертора с пассивной нагрузкой (см. рис. 9, 17)

$$t_{\rm BMKR} = \frac{18C_{\rm H}}{S_{01}(U_{\rm H,II} - U_0)}.$$
 (39)

Для инвертора с пассивной нагрузкой и двумя источниками питания (см. рис. 12, 17)

$$t_{\rm BLIK,I} = \frac{C_{\rm H}}{S_{01}(1-K)(U_{\rm H,II,2}-U_0)} \ln \frac{9(2-1,9K)}{2-1,1K},$$
(40)

где $K = U_{\text{и.п.1}} / (U_{\text{и.п.2}} - U_0).$

Для инвертора с активной нагрузкой по схемам рис. 14, а, 18, б

$$t_{\rm BLIKT} = \frac{C_{\rm H}}{S_{01}(U_{\rm H,II} - U_0)} \left[\ln(20K - 1) + \frac{0.9 - K}{0.5K} \right],\tag{41}$$

по схеме рис. 18, а

 $t_{\rm BLIKT} = \frac{nC_{\rm H}}{S_{01}(U_{\rm H,T} - U_0)} \left[\ln(20K - 1) + \frac{0.9 - K}{0.5K} \right],\tag{42}$

где *n* – число последовательных нагрузочных транзисторов; $K = \frac{(U_{\mu,\pi} - U_0)}{U_{\mu,\pi}}$.

6.6 РАБОТА ИНВЕРТОРОВ В ЦЕПОЧКЕ

Одиночный инвертор используется довольно редко. Как правило, он работает в составе сложных логических схем. При этом к инвертору предъявляются требования согласования электрических уровней с соседними каскадами для передачи двоичной информации и обеспечения заданного быстродействия.

Обычно согласование электрических уровней обеспечивается путем запирания последующего инвертора при открытом предыдущем и наоборот. Для цепочки инверторов на МДП-транзисторах вследствие непосредственной связи между ними условие согласования обеспечивается, если:

$$U_{\rm W,II} > U_0;$$
 (43)

$$U_{\text{вых min}} < U_0, \qquad (44)$$

. . ..

где U_{вых min} – минимальное напряжение на выходе открытого инвертора.



Рис. 19 Цепочка инверторов с пассивной нагрузкой

При проектировании инверторов, работающих в цепочке, для выполнения условия (43) требуется правильный подбор напряжения источника питания, а для выполнения условия (44) необходимо рассчитать отношение значений крутизны ключевого и нагрузочного транзисторов по формулам (28), (32). При проектировании цепочки инверторов с активной нагрузкой достаточно выполнить только условие (43).

Обеспечение заданного быстродействия в цепочке инверторов достигается путем равномерного распределения задержек между каскадами по формуле

$$t_{\rm выкл} = 2t_{\rm 3a,I} / n , \qquad (45)$$

где *t*_{зад} – требуемая задержка распространения сигнала; *n* – количество последовательно включенных инверторов.

Емкость нагрузки выходного инвертора обычно задается, а емкость нагрузки промежуточного инвертора $C'_{\rm H}$ принимают равной входной емкости последующего инвертора $C'_{\rm BX}$ и собственной выходной емкости $C_{\rm Bbix}$:

 $C'_{\rm H} = C'_{\rm BX} + C_{\rm BbIX} = C'_{\rm 3H2} + C'_{\rm 3H2} + C_{\rm 3C2}K_{\rm M} + C'_{\rm MeT} + C_{\rm H,II} + C_{\rm CH2}, \qquad (46)$

где $K_{\rm M} = S_{02} / S_{01}$ – коэффициент Миллера, $C_{\rm мет}$ – емкость конденсатора, образованного проводником, соединяющим каскады, и подложкой.

Однако определение C'_н по формуле (46) невозможно, так как последние три слагаемых неизвестны и могут быть определены только после разработки эскиза топологии ИМС в целом. Поэтому для предварительного расчета целесообразно выбирать

$$C'_{\rm H} = 1, 0...1, 5\,\mathrm{n}\Phi$$
, (47)

а в процессе расчета уточнить это допущение.

Расчет динамического режима инвертора проводят так, чтобы при заданном времени задержки сигнала и емкости нагрузки в любых режимах работы выполнялось неравенство

$$t_{\rm 3ag} \le n t_{\rm Bbikg} / 2 . \tag{48}$$

Условие (48) выполняется в том случае, если удельную крутизну нагрузочных транзисторов инвер-

торов рассчитывать по формулам (39) – (42) в зависимости от схемы, а время выключения – по выраже-

нию (45).

На основании анализа статического и динамического режимов работы различных типов транзисторов удалось установить важнейшие связи их конструктивных и электрических параметров:

1) расчет толщины затворного диэлектрика $h_{\rm A}$ производят по формулам (4), (10), (11), (37) из условия получения заданной статической помехоустойчивости;

2) удельная крутизна S_{01} нагрузочного транзистора, рассчитываемая по формулам (39) – (42), из условия получения заданного быстродействия однозначно определяет отношение ширины канала МДП-транзистора к его длине $b_{\kappa l} / l_{\kappa l}$;

3) расчет геометрии ключевого транзистора (отношение $b_{\kappa 2} / l_{\kappa 2}$) производят по формулам (28), (32) из условия обеспечения заданных выходных напряжений инвертора в статическом режиме.

7 КОНСТРУИРОВАНИЕ ТРАНЗИСТОРОВ И ТОПОЛОГИИ КРИСТАЛЛА МДП-ИМС

При разработке МДП-транзисторов конструктор должен стремиться к повышению удельной крутизны S_0 при работе в активном режиме, снижению порогового напряжения U_0 , уменьшению занимаемой площади и паразитных емкостей. Конечной целью является увеличение быстродействия и степени интеграции при заданной потребляемой мощности. Техническая противоречивость указанных требований (особенно первого и третьего) заставляют конструктора идти на определенные компромиссы и делает его труд творческим.

Требование уменьшения площади, занимаемой отдельным МДП-транзистором и микросхемой в целом, приводит к разработке кристалла минимально возможной площади. Однако существует предел возможностей той или иной технологии, связанный с минимальным геометрическим размером и точностью его выполнения. Поэтому при расчете и выборе конструктивных параметров МДП-транзисторов и других элементов схемы следует учитывать технологические ограничения на размеры МДП-структур, которые приведены в табл. 1.

Проектирование топологии МДП-ИМС средней и большой степеней интеграции имеет некоторые особенности. В частности, методы проектирования топологии можно подразделить на два в зависимости от того, из каких элементов создаются эти ИМС:

1) совокупности типовых элементов – МДП-транзисторов;

2) совокупности типовых логических элементов и блоков (выходных и промежуточных инверторов, триггеров, регистров и и.д.).

Первый метод совпадает с методом проектирования ИМС малой степени интеграции и позволяет получить наибольшую плотность размещения элементов на кристалле. Однако затраты времени при этом велики.

Второй метод предполагает использование топологии логических элементов или блоков, спроектированных ранее. Для рационального использования площади кристалла топологию типовых элементов и блоков проектируют в виде прямоугольных ячеек равной высоты. Проектирование включает размещение типовых элементов или блоков и трассировку соединений между ними. Данный метод ускоряет процесс проектирования топологии, но приводит к увеличению площади кристалла и ухудшению параметров ИМС.

Находит применение и комбинированный метод разработки топологии МДП-ИМС, в котором сначала разрабатывается топология логических элементов с последующим их размещением на плоскости кристалла.

Курсовое проектирование МДП-ИМС охватывает схемы малой и средней степеней интеграции. При этом наиболее приемлемыми являются первый и комбинационный методы проектирования топологии.

Разработку эскиза топологии кристалла целесообразно начинать с конструирования отдельных элементов, к которым относятся ключевые и нагрузочные МДП-транзисторы, охранные диоды и кольца. Затем производят рациональное размещение этих элементов на кристалле с одновременной прокладкой диффузионных шин и металлической разводки. На периферии кристалла размещают внешние контактные площадки для соединения с выводами корпуса и фигуры совмещения.

7.1 КОНСТРУИРОВАНИЕ МДП-ТРАНЗИСТОРОВ, РАБОТАЮЩИХ В АКТИВНОМ РЕЖИМЕ

Для транзисторов, работающих в активном режиме (к ним относятся ключевые транзисторы всех

инверторов и нагрузочный транзистор инвертора, изображенный на рис. 14), с целью получения малых

паразитных межэлектродных емкостей необходимо выбирать по табл. 1 минимальную длину канала,

обусловленную технологическими ограничениями:

$$l_{K_{\text{TEXH}}} = l_3 - 2i , \qquad (49)$$

и подгонять отношение ширины и длины канала $b_K / l_{K_{\text{техн}}}$ к требуемому значению удельной крутизны S_{02} , рассчитанному по формулам (28), (32). Остальные конструктивные параметры транзистора (размеры областей стока, истока, затвора, контактных окон и т.д.) выбирают в соответствии с технологическими ограничениями по табл. 1, там же представлены чертежи топологии МДП-транзисторов с каналами разных типов электропроводности.

В случае, когда $b_K / l_{K_{TEXH}} \ge 20$, рекомендуется П-образная конфигурация канала ключевого транзистора (рис. 20). Это имеет место при проектировании КМДП-ИМС.



Рис. 20 Чертеж топологии МДП- транзистора с П-образным каналом

Отдельно следует остановиться на чертежах топологии МДП-транзисторов для сложных схем ин-

верторов, где требуется обеспечивать последовательное или параллельное соединение ключевых транзисторов. Для повышения степени интеграции допускается объединение областей стоков и истоков, как это сделано на рис. 21, 22.



7.2 КОНСТРУИРОВАНИЕ МДП-ТРАНЗИСТОРОВ, РАБОТАЮЩИХ В ПАССИВНОМ РЕЖИМЕ

К ним относятся нагрузочные транзисторы инверторов с пассивной нагрузкой типа изображенных на рис. 9, 11. У таких транзисторов значение удельной крутизны S_{01} может быть малым, и для уменьшения площади, занимаемой элементом, целесообразно выбирать минимальную ширину канала, обусловленную технологическими ограничениями согласно табл. 1:

- для прямоугольной формы стока (истока)

$$b_{K \text{ texh}} = 2a + c ; \qquad (50)$$

для ступенчатой формы стока (истока)

$$b_{K \text{ Texh}} = g . \tag{50a}$$

Длину канала подгоняют в целях получения отношения $b_{k_{\text{техн}}} / l_K$, соответствующему требуемому значению удельной крутизны S_{01} , рассчитанному по выражениям (39), (40). Остальные конструктивные параметры выбирают в соответствии с технологическими ограничениями из табл. 1. Чертеж топологии и электрическая принципиальная схема нагрузочного транзистора с областями стока (истока) ступенчатой формы приведены на рис. 23.

7.3 КОНСТРУИРОВАНИЕ ОХРАННЫХ ДИОДОВ

Охранные диоды используются во входных цепях цифровых комплементарных и обычных МДП-ИМС и предназначены для предотвращения пробоя пленки затворного диэлектрика под действием статического электричества. В качестве примера рассмотрим диодную защитную схему входной цепи инвертора КМДП-ИМС. Входная цепь, электрическая схема которой приведена на рис. 24, состоит из подключенных к входной шине охранных диодов Д₁ и Д₂. Как известно, статический заряд, накапливаемый на выводах корпуса ИМС или инструменте монтажника, может иметь положительный и отрицательный знаки. Положительный заряд «стекает» через диод Д₁, а отрицательный – через Д₂. такая схема приводит к уменьшению входного сопротивления и появлению входного тока утечки в пределах 0,5...1 мкА. Однако динамические параметры схемы при правильном проектировании охранных диодов практически не ухудшаются.



Описанная защитная схема не допускает подачу на вход напряжения выше напряжения питания, что может привести к протеканию через входную цепь больших токов и разрушению диодов. Поэтому при включении аппаратуры КМДП-ИМС с защищенными входными цепями напряжение питания следует подавать раньше входного сигнала, а при выключении аппаратуры – снимать позже. Находят применение и однодиодные защитные схемы, в которых используется только охранный диод Д₂.

Основными требованиями при конструировании охранных диодов являются обеспечение достаточного напряжения пробоя ($\geq 2U_{u.n}$), так как в рабочем состоянии схемы на диоды подается обратное напряжение, равное напряжению питания, и получение малых паразитных емкостей. Первое требование обеспечивается тем, что одной областью этих диодов служит низколегированная подложка ИМС, а другой – специально формируемые низколегированные участки. Для получения малых паразитных емкостей контактное окно к области диода необходимо разрабатывать с учетом технологических ограничений, указанных в табл. 1.

Чертеж топологии охранных диодов Д₁ и Д₂ приведен на рис. 25. Особенностью топологии является то, что электрический контакт к *n*-области диода Д₁ и *p*-области диода Д₂ осуществляется через подложку.

7.4 ПАРАЗИТНЫЕ МДП-СТРУКТУРЫ И КОНСТРУИРОВАНИЕ ОХРАННЫХ КОЛЕЦ

В МДП-ИМС активные паразитные эффекты возникают за счет образования паразитных МДП- и биполярных транзисторов. На рис. 26 для примера показана возможность образования паразитного *р*-канала, между диффузионными проводниками питания *p*+-типа, если поперечный проводник металлизации находится под высоким отрицательным потенциалом.



паразитного канала

Основным путем борьбы с паразитными каналами в обычных *p*- и *n*-МДП схемах является такое повышение пороговых напряжений паразитных структур, чтобы выполнялось неравенство (51) и структуры не включались при работе схемы. Это достигается увеличением толщины изолирующего диэлектрика $h_{\rm T,f}$, либо дополнительным легированием областей вне основных МДП-структур (см. рис. 3).



Рис. 27 Образование паразитных каналов в инверторе с активной нагрузкой: 1 – подложка; 2, 3 – исток и сток р-канального МДП-транзистора; 4 – металлический проводник; 5 – n⁺охранное кольцо; 6 – р-карман; 7 – р⁺-охранное кольцо; 8, 9 – сток и исток *n*-канального МДПтранзистора

Благоприятные условия для образования паразитных каналов имеются в конструкции с КМДПтранзисторами. Фрагмент структуры инвертора с КМДП-транзисторами показан на рис. 27. Паразитный *p*-канал образуется между областями 3 и 6 при отрицательном потенциале относительно подложки 4, соединяющей стоки 3 и 8 КМДП-транзисторов. Паразитный *n*-канал образуется между областями 1 и 8 при положительном потенциале на проводнике 4 относительно *p*-кармана. Эти каналы соответствуют протеканию токов утечки между транзисторами за счет инверсии электропроводности полупроводникового материала на границе кремний-окисел.

Основным методом устранения паразитных каналов в КМДП-структурах является применение охранных колец. Их формируют локальным легированием в процессе формирования стоков и истоков p- и n-канальных транзисторов. При этом каждый p- и n-канальный транзистор окружают охранным кольцом соответственно n+- и p+-типа. Для лучшей изоляции на кольцо p+-типа подают самый низкий, а на кольцо n+-типа — самый высокий потенциал схемы. Пример выполнения чертежа топологии охранного кольца показан в табл. 1. На структуре рис. 27 охранные кольца 5(n+) и 7(p+) размещают в областях образования паразитных каналов.

Применение охранных колец существенно увеличивает площадь элементов КМДП-ИМС, поэтому при проектировании необходимо стремиться к уменьшению их количества, используя одно кольцо на группу транзисторов.



Рис. 28 Пример размещения контактных площадок и фигур совмещения на кристалле

7.5 КОНСТРУИРОВАНИЕ ЭСКИЗА ТОПОЛОГИИ КРИСТАЛЛА МДП-ИМС

Разработку эскиза топологии кристалла производят в такой последовательности:

1) размещают контактные площадки (КП) по периметру кристалла (нумерация контактных площадок нарастает против часовой стрелки от КП1, как показано на рис. 28);

2) оставляют место на периферии кристалла для размещения фигур совмещения и тестовых элементов (МДП-транзисторов);

3) выделяют контактные площадки для подведения цепей питания (U_{и.п} и общая), которые являются неизменными для данной серии ИМС;

4) если ИМС содержит ряд однотипных схем, кристалл делят на равные части (по площади) и проектируют топологию только одной части с последующим размножением;

5) эскиз топологии необходимо начинать с первой контактной площадки, а затем переходить от одного элемента к другому, размещая соединенные между собой элементы в непосредственной близости друг от друга с учетом технологических ограничений из табл. 1;

6) в МДП-ИМС с алюминиевыми затворами в качестве разводки используют диффузионные проводники и проводники металлизации, а в МДП-ИМС с кремниевыми затворами – диффузионные проводники, проводники из поликристаллического кремния и проводники металлизации. Для увеличения степени интеграции проводники металлизации желательно размещать перпендикулярно диффузионным и кремниевым проводникам.

8 ПОРЯДОК РАСЧЕТА КОНСТРУКТИВНЫХ И ЭЛЕКТРИЧЕСКИХ ПАРАМЕТРОВ ЭЛЕ-МЕНТОВ МДП-ИМС

Порядок расчета транзисторов обычных и комплементарных МДП-ИМС, имеющих различную схемотехническую реализацию, имеет свою специфику.

Типовое техническое задание на разработку конструкции МДП-ИМС в качестве исходных данных включает электрическую схему цифровой ИМС, коэффициент разветвления $K_{\text{раз}}$, емкость нагрузки $C_{\text{н}}$, время задержки распространения сигнала $t_{\text{зад}}$, напряжение источника питания $U_{\text{и.п}}$, выходное напряжение логической единицы $U_{\text{вых}}^1$, статическую помехоустойчивость $U_{\text{пом}}$, входную емкость $C_{\text{вх}}$, пороговое напряжение паразитных транзисторов $U_{0\text{пар}}$, технологию изготовления ИМС, материал пластины и затворов, концентрацию примеси в пластине N_0 , плотность поверхностных состояний $N_{\text{пов}}$, подвижность носителей заряда в канале μ , технологические ограничения на размеры МДП-структур.

8.1 ПОРЯДОК РАСЧЕТА ПАРАМЕТРОВ ТРАНЗИСТОРОВ *n*- И *p*-КАНАЛЬНЫХ МДП-ИМС

Данные типы ИМС используют инверторы изображенные на рис. 9, 12, 17.

1) Изучают принцип работы ИМС и связи ее электрических и конструктивных параметров по § 6.

2) Рассчитывают требуемое пороговое напряжение МДП-транзисторов U_0 для обеспечения заданной статической помехоустойчивости по формуле (37) при условии $U_{Bx}^0 = U_{Bblx}^0$ и $U_{Bx}^1 = U_{Bblx}^1$.

3) Определяют удельную емкость затвора относительно канала С₃₀ для *p*- и *n*-канальных транзисторов по выражениям (10), (11).

4) Находят толщину подзатворного диэлектрика $h_{\rm A}$ по формуле (4).

5) Определяют по схеме ИМС количество последовательно включенных инверторов *n* и время выключения каждого инвертора *t*_{выкл} по выражению (45).

6) Рассчитывают конструктивные параметры выходного инвертора:

а) технологическую ширину канала b_{K1 техн нагрузочного транзистора по табл. 1 и формуле (50);

б) удельную крутизну S₀₁ нагрузочных *p*- и *n*-канальных транзисторов по формулам (39), (40) при заданной емкости нагрузки C_н;

в) отношение ширины канала нагрузочного транзистора к его длине $b_{K1_{\text{техн}}} / l_{K1}$ по формуле (7) при заданных значениях подвижности носителей заряда в канале μ_p и μ_n ;

г) технологическую длину канала *l*_{К2техн} ключевого МДП-транзистора по табл. 1 и формуле (49);

д) отношение значений удельной крутизны ключевого и нагрузочного транзисторов *m* по формуле (28) при заданных $U_{\text{и.п.}}$ и $U_{\text{вьх}}^1 = U_{\text{вьх}}^1$;

е) отношение ширины канала ключевого транзистора к его длине b_{K2} / l_{K2Texh} по величине *m*;

ж) остальные конструктивные параметры нагрузочного и ключевого транзисторов определяются из табл. 1 с учетом рекомендаций § 7.

7) Рассчитывают конструктивные параметры промежуточного инвертора: после определения емкости нагрузки $C_{\rm H}$ промежуточного инвертора по выражению (47) ведут расчеты параметров по пунктам а), б), в), далее находят отношение значений удельной крутизны ключевого и нагрузочного транзисторов m: для *p*-канальных – по формуле (28) и для *n*-канальных – по формуле (32) при заданных значениях $U_{\rm H, I, I}$, $U_{\rm H, I, 2}$, $U_{\rm Ex}^{\rm I} = U_{\rm Ex}^{\rm I}$ и затем конструктивные параметры согласно пунктам е) и ж).

8) Рассчитывают конструктивные параметры входного инвертора (порядок расчета полностью совпадает с расчетом промежуточного инвертора).

8.2 ПОРЯДОК РАСЧЕТА ПАРАМЕТРОВ ТРАНЗИСТОРОВ КОМПЛЕМЕНТАРНЫХ МДП-ИМС С КРЕМНИЕВЫМИ ЗАТВОРАМИ

Данные ИМС используют инверторы, изображенные на рис. 14, 18.

1 Изучают принцип работы инвертора с активной нагрузкой и связи его электрических и конструктивных параметров по § 6.

2 Рассчитывают требуемое пороговое напряжение МДП-транзисторов U_0 для обеспечения заданной статической помехоустойчивости по формуле (37) при условии $U_{Bx}^0 = U_{Bbx}^0$ и $U_{Bx}^1 = U_{Bbx}^1$.

3 Определяют удельную емкость затвора относительно канала C_{30} для *p*- и *n*-канальных транзисторов по формулам (10), (11) при условии $\phi_{M\Pi} = 0$.

4 Находят толщину подзатворного диэлектрика h_{d} по формуле (4) и выбирают большее значение.

5 Проверяют выполнение условия (33) для выбранного значения толщины подзатворного диэлектрика *h*_д.

6 Рассчитывают технологическую длину канала нагрузочного транзистора $l_{K1_{\text{техн}}}$ и ключевого транзистора $l_{K2_{\text{техн}}}$ по табл. 1 и выражению (49).

7 Рассчитывают удельную крутизну S_{01} нагрузочного транзистора по формулам (41), (42) при заданных значения $C_{\rm H}$ и $t_{\rm выкл} = 2t_{\rm зад}$ в зависимости от схемы инвертора.

8 Рассчитывают удельную крутизну S_{02} ключевого транзистора по формулам (42) или (41) при заданных значения $C_{\rm H}$ и $t_{\rm выкл} = 2t_{\rm зад}$ в зависимости от схемы инвертора.

9 Находят отношение ширины канала нагрузочного и ключевого транзисторов к его длине $b_{K1} / l_{K1\text{техн}}$ и $b_{K2} / l_{K2\text{техн}}$ по формуле (7) при заданных значениях подвижности носителей заряда μ_p и μ_n .

10 Определяют другие конструктивные параметры ключевых и нагрузочных транзисторов, охранных колец, диодов по табл. 1 с учетом рекомендаций § 7.

8.3 РАСЧЕТ ПАРАЗИТНЫХ СВЯЗЕЙ И ПАРАМЕТРОВ МДП-ИМС

Расчет паразитных связей и параметров включает проверку наличия паразитных каналов, определение статического коэффициента разветвления $K_{\text{раз}}$ и времени задержки сигнала $t_{\text{зад}}$ с целью контроля выполнения условий:

$$U_{0\text{nap}} \ge U_{0\text{nap.don}}, \qquad (51)$$

$$K_{\text{pas}} \ge K_{\text{pas,don}}, \qquad (52)$$

$$t_{3a\pi} \le t_{3a\pi, \pi 0 \pi}$$
 (53)

Правые части неравенств (51) – (53) задаются в техническом задании, а левые части при проверке

необходимо определить расчетным путем.

Проверка анализа паразитных каналов включает:

1) анализ эскиза топологии кристалла для выявления областей возможного образования паразитных каналов;

2) разработку мер повышения пороговых напряжений паразитных структур для исключения их влияния. К таким мерам относят выбор толщины толстого диэлектрика $h_{\text{т.д.}}$, которая обеспечивала бы требуемое пороговое напряжение паразитных МДП-структур $U_{0\text{пар.}}$ Значение $h_{\text{т.д.}}$ определяют из выражений (10) и (11) соответственно для паразитных *p*- и *n*-каналов.

Для определения статического коэффициента разветвления требуется:

1) рассчитать удельную емкость проводника металлизации над толстым диэлектриком $C_{r,d0}$ по формуле (4), а также удельную емкость перехода сток (исток) – подложка C_{j0} по выражению (20);

2) для проверки неравенства (52) определить статический коэффициент разветвления по формуле

$$K_{\rm pa3} = (C_{\rm H} - C_{\rm MOHT}) / C_{\rm Bxj},$$
 (54)

где C_{монт} – емкость монтажа (~5...10 пФ); C_{вх} – входная емкость ИМС по *j*-му входу, определяемая как

$$C_{\text{Bx}j} = \sum_{i=1}^{k} (C_{3\Pi,i} - C_{3\varkappa i}) + C_{3\varkappa} K'_{M} + (S_{\kappa\Pi} + S_{\Pi p}) C_{\tau, \exists 0} + C_{\text{oxp}}, \qquad (55)$$

где k – количество транзисторов входного инвертора; C_{3c} – емкость затвор-сток ключевых транзисторов; K'_{M} – коэффициент, учитывающий эффект Миллера; $S_{\kappa n}$ – площадь контактной площадки; S_{np} – площадь проводника металлизации от контактной площадки до затвора; C_{oxp} – емкость охранных диодов.

Определение времени задержки сигнала разработанной многокаскадной МДП-ИМС включает расчет конструктивной нагрузочной емкости *С*_{н.констр} промежуточного и выходного инверторов по формуле (46) и по эскизу топологии кристалла, а также проверку неравенства

$$C_{\text{H.KOHCTP}} \le C'_{\text{H}} , \qquad (56)$$

где $C'_{\rm H}$ – расчетное значение емкости.

При выполнении условия (52) производят перерасчет топологии входного инвертора путем увеличения времени его выключения, рассчитанного ранее по (5). Для однокаскадных ИМС целесообразно переработать топологию входного инвертора, произведя расчет на меньшую емкость нагрузки $C_{\rm H}$. При невыполнении условия (53) или (56) необходимо произвести перерасчет топологии промежуточных инверторов на большую емкость $C'_{\rm H}$, чем задано в (47).

ЗАКЛЮЧЕНИЕ

В курсовом проекте рассмотрена взаимосвязь конструктивных и электрических параметров МДП-

транзисторов на основе заданной электрической принципиальной схемы. Произведены проектировка и

расчет топологии МДП-ИМС, полученные результаты проверены на соответствие основным техниче-

ским требованиям и ограничениям на изготовление печатных плат рассмотренным методом.

СПИСОК РЕКОМЕНДУЕМОЙ ЛИТЕРАТУРЫ

1 *Коледов Л.А.* Технология и конструкции микросхем, микропроцессоров, микросборок: Учебник для вузов. М.: Радио и связь, 1989. 400 с.

2 Коледов Л.А., Волков В.А., Докучаев Н.И. Конструирование и технология микросхем: Курсовое проектирование / Под ред. Л.А. Коледова. М.: Высш. шк., 1984. 231 с.

3 *Березин А.С., Мочалкина О.Р.* Технология и конструирование интегральных микросхем. М.: Радио и связь, 1983. 232 с.

4 Достанко А.П. Технология интегральных схем. Минск: Высш. шк., 1982. 206 с.

Приложение А

Техническое задание

№ Вари-	<i>t</i> _{зал} . нс	С., пФ	$U_{\rm WH}$, B	$U_{\rm max}^0$ B	$U_{\rm mux}^1$, B	Тип
анта	•заду•	- n,	- miy -	вых ,	вых	схемы
1	60	30	8,0	≤0,2	≥7,0	1
2	55	35	8,1	≤0,3	≥7,1	3
3	50	40	8,2	≤0,4	≥7,2	4
4	45	45	8,3	≤0,5	≥7,0	1
5	40	50	8,4	≤0,6	≥7,3	3
6	35	55	8,5	≤0,2	≥7,5	4
7	30	60	8,6	≤0,3	≥7,2	1
8	60	65	8,7	≤0,4	≥7,3	3
9	55	70	8,8	≤0,5	≥7,1	4
10	50	30	8,9	≤0,6	≥7,0	1
11	45	35	9,0	≤0,2	≥7,4	3
12	40	40	9,1	≤0,3	≥7,5	4
13	35	45	9,2	≤0,4	≥7,1	1
14	30	50	9,3	≤0,5	≥7,2	3
15	60	55	9,4	≤0,6	≥7,4	4
16	55	60	9,5	≤0,2	≥7,3	1
17	50	65	9,6	≤0,3	≥7,0	3
18	45	70	9,7	≤0,4	≥7,5	4
19	40	30	9,8	≤0,5	≥7,3	1
20	30	35	9,9	≤0,6	≥7,1	3
21	60	40	10	≤0,2	≥7,2	4
22	55	45	10,1	≤0,3	≥7,5	1
23	50	50	10,2	≤0,4	≥7,0	3
24	45	55	10,3	≤0,5	≥7,4	4
25	40	60	10,4	≤0,6	≥7,4	1
26	30	65	10,5	≤0,2	≥7,1	3
27	60	70	10,6	≤0,3	≥7,3	4
28	55	30	10,7	≤0,4	≥7,4	1
29	50	35	10,8	≤0,5	≥7,5	3
30	45	40	10,9	≤0,6	≥7,2	4
31	60	30	8,0	≤0,2	≥7,0	2
32	55	35	8,1	≤0,3	≥7,1	5
33	50	40	8,2	≤0,4	≥7,2	6
34	45	45	8,3	≤0,5	≥7,0	2
35	40	50	8,4	≤0,6	≥7,3	5
36	35	55	8,5	≤0,2	≥7,5	6

Продолжение табл.

№ Ва- ри- анта	<i>t</i> _{зад} , нс	<i>С</i> _н , пФ	<i>U</i> ип, В	$U^0_{ m bbix}$, ${f B}$	$U_{\scriptscriptstyle \mathrm{BMX}}^1$, \mathbf{B}	Тип схемы
37	30	60	8,6	≤0,3	≥7,2	2
38	60	65	8,7	≤0,4	≥7,3	5
39	55	70	8,8	≤0,5	≥7,1	6
40	50	30	8,9	≤0,6	≥7,0	2
41	45	35	9,0	≤0,2	≥7,4	5
42	40	40	9,1	≤0,3	≥7,5	6
43	35	45	9,2	≤0,4	≥7,1	2
44	30	50	9,3	≤0,5	≥7,2	5
45	60	55	9,4	≤0,6	≥7,4	6
46	55	60	9,5	≤0,2	≥7,3	2
47	50	65	9,6	≤0,3	≥7,0	5
48	45	70	9,7	≤0,4	≥7,5	6
49	40	30	9,8	≤0,5	≥7,3	2
50	30	35	9,9	≤0,6	≥7,1	5
51	60	40	10	≤0,2	≥7,2	6
52	55	45	10,1	≤0,3	≥7,5	2
53	50	50	10,2	≤0,4	≥7,0	5
54	45	55	10,3	≤0,5	≥7,4	6
55	40	60	10,4	≤0,6	≥7,4	2
56	30	65	10,5	≤0,2	≥7,1	5
57	60	70	10,6	≤0,3	≥7,3	6
58	55	30	10,7	≤0,4	≥7,4	2
59	50	35	10,8	≤0,5	≥7,5	5
60	45	40	10,9	≤0,6	≥7,2	6

Для схем 1, 3, 4 выбирают технологию *p*- и *n*-канальных МДП-структур, для 2, 5, 6 – КМДПтехнологию. Технология монтажа кристалла в корпус – ручная термокомпрессия; материал пластины – КЭФ 4,5; материал затвора – поликристаллический кремний; $K_{\text{pa3}} = 10$; $U_{\text{пом}} = 0.9$ B; $N_0^n = 10^{15}$ см⁻³; N_0^p = $2 \cdot 10^{16}$ см⁻³; $N_{\text{пов}} = (1...2) \cdot 10^{11}$ см⁻²; $\mu_n = 450$ см²/B·c; $\mu_P = 250$ см²/B·c; $U_{0\text{пар}} > 10$ B; герметичность корпуса $5 \cdot 10^{-5}$ л·мкм/с; T = -45 + 85 °C; $\varepsilon_0 = 8.85 \cdot 10^{-12}$ Ф/м; $\varepsilon_{\pi} = 3.6...3.9$; $\varepsilon_n = 11.7$.



1) Четыре инвертора с пассивной нагрузкой



2) Четыре инвертора с активной нагрузкой



3) Два инвертора с пассивной нагрузкой (элемент ИЛИ-НЕ)



4) Два инвертора с пассивной нагрузкой (элемент И-НЕ)



5) Два инвертора с активной нагрузкой (элемент ИЛИ-НЕ)



6) Два инвертора с активной нагрузкой (элемент И-НЕ)